[청년 Hy-Five 서포터즈 2기] 미션2 : 강의 노트 작성하기

안녕하세요, 어느새 제가 청년 하이파이브 직무교육과정을 들은 지 3주가 되어가고 있습니다.

이번 주부터 전반적인 반도체 공정에 관련된 내용을 교육받기 시작했는데요.

이를 복습할 겸 이번 주 블로그의 주제는 강의 노트 작성하기입니다.

청년 하이파이브 반도체교육과정에서는 두 분반으로 나누어 수업을 진행하고 있습니다.

직접 선택하여 수업을 진행할 수 있습니다.

BASIC / ADVANCE
- 두 과정의 구성 및 교재는 동일
- 차이점
1) BASIC
- 비전공자 or 기본기를 탄탄히 하고자 하는 전공자
- 상세히 용어 및 이론에 대한 설명이 진행
2) ADVANCE
- 기본적인 반도체 지식이 바탕이 된 전공자
- 가벼운 용어 및 이론에 대한 설명으로 속도감 있는 수업이 진행

다만 선택 후에는 난이도 변경이 불가능하기 때문에 신중히 고민 후 선택해야 했습니다.

저는 이전에 반도체공정실습을 수강한 적은 있지만,

기계공학을 전공하여 반도체 관련 지식은 아직 많이 부족하다고 생각하기도 했고

더욱 상세하고 자세히 공부하고 싶었기 때문에 BASIC 반을 선택했습니다.

<BASIC>

반도체 기본	반도체 제품	반도체 공정
반도체 트렌드 및 이해 생산 관리 품질 관리 안전 관리 보건 관리	DRAM NAND NAND FLASH MOSFET 메모리	반도체 공정 기본 박막 패턴 패키지 공정 테스트 공정

2주 간의 교육 과정

하지만... BASIC임에도 불구하고 공부하는데 멘붕이 오기도 했습니다

그래도 강사님들께서 모르는 부분이 있으면 질의응답을 통해 모두 답변을 해주셔서

적극적으로 수업에 참여할 수 있었습니다!!

모든 내용을 이번 블로그에서 담을 순 없지만 최대한 요약하여 이해하기 편하게 정리해 작성해 보겠습니다.

IDM기업: 모든 과정을 다하는 기업 (삼성, SK하이닉스, 인텔)
팹리스기업: 설계만 하는 기업 (애플, 엔비디아, 퀄컴)
파운드리기업: 설계를 토대로 제조만 하는 기업 (TSMC, 삼성, 글로벌 파운드리)
OSAT기업: 완성된 반도체를 검사해 주는 기업 (ASE, 하나마이크론, SFA반도체)
ASIC (Application - Specific Integrated Circle): 주문형 반도체
ASSP (Application - Specific Standard Product): 특정 용도 표준 제품

반도체 산업의 특징

무어의 법칙: 반도체 집적회로의 성능이 매 18개월마다 2배로 증가한다는 법칙
투자 집약적: 신규 Fab 건설 비용은 최대 50% 증가, 공정 업그레이드 비용은 최대 2배 이상 증가.
사이클: 메모리 산업은 호황과 불황이 반복되는 사이클 산업의 특징을 지닌다.
치킨게임: 메모리반도체 산업은 지난 수십 년간 치킨게임의 결과물로 삼성과 하이닉스가 살아남음
'치킨 게임의 희생자는 새우' = 경쟁력 없는 회사부터 퇴출 (도시바의 몰락)

DRAM

DRAM

DRAM은 커패시터와 트랜지스터로 구성된 메모리 셀 배열로, 각 메모리 셀은 작은 커패시터로 데이터를 저장한다.
각 메모리 셀은 데이터를 주기적으로 갱신해야 한다.
DRAM은 데이터를 저장하기 위해 전하를 커패시터에 저장한다.
커패시터에 저장된 전하는 시간이 지남에 따라 누출하므로 주기적으로 리프레시 과정을 통해 데이터를 새로 고쳐야 한다.
DRAM은 용량이 크며 효율적이다. 저전력 소비, 높은 밀도, 비교적 느린 액세스 시간을 가진다. 주기적인 리프레시가 필요하며, 주소 접근 속도가 느리다.

DRAM의 구성 및 특성

DRAM의 재료: Wafer

Gate: 전압 여부에 따라 Source와 Drain 전류를 On/Off로 만드는 Switch
Source: 전하의 Source
Drain: 전하가 흘러가는 통로

Wafer의 제작과정: 모래의 주성분인 실리콘을 녹여 잉곳을 제작 후 연마하여 웨이퍼가 됨
Chip: 웨이퍼 위 전자회로가 새겨진 얇고 작은 조각. (IC칩)
Scrible Lane: Chip 사이의 경계로, 웨이퍼를 각 칩으로 나누기 위한 분리 경계선
Flat zone: Wafer의 방향을 구분하기 위해 Wafer의 한 부분을 평평하게 만드는 것
Floating Gate: 내부의 기억 셀로 전하를 갖고, 그 상태를 판독해 내는 형태의 판독 전용 메모리
MOSFET: 금속 산화막 반도체 전계 효과를 가진 트랜지스터

RAM: Random Access Memory (휘발성): 주 기억장치 / 전원이 들어올 때는 기억 저장 장치로 사용됨
ROM: Random Only Memory (비휘발성): 전원이 들어와 있지 않아도 반영구적으로 기억하는 저장 장치로 사용됨

NAND FLASH

NAND Flash의 구성 및 특징

NAND를 직렬로 연결한 것으로 비휘발성 메모리에 속하며, 상대적으로 저렴하고 대량 저장이 가능하지만,
스피드는 다소 느린 편임. 이는 전력이 끊겨도 데이터가 지워지지 않는 특성 때문
NAND Flash의 Basic Cell 동작은 Program, Erase, Read의 세 과정으로 이루어짐.
TLC, SLC, MLC가 개발되었으며 현재는 QLC 개발 단계
Threshold Voltage(Vth): 문턱 전압 / MOSFET에서 전류가 흘러 Switch가 켜지는 시점의 Gate 전압
전자의 Trap에 따라 Threshold Voltage가 변화함 (Positive Shift) / 이 변화량은 Trap 된 Charge 양에 비례한다.
Tunneling: 일부 전자가 파동 특성을 이용해 얇은 장벽을 통과하는 현상
Erase: FG의 Electron을 FN Tunneling Si Sub로 이동
String: Cell Array의 최소 단위, Cell은 DSL과 SSL을 통해 접근
DSL: Drain Select Line
SSL : Source Select Line
SG(Select Gate) = DSL + SSL: 여러 String의 반복으로 Cell Array가 구성함

QUIZ

잉곳: 대부분 P - Type으로 도핑함
반도체: 도체나 부도체를 잘 만들기 위한 물질 (작고 정확하게)
Chip: 도체, 부도체로만 구성
NMOSFET와 PMOSFET의 차이점: N은 캐리어가 Electron / P는 캐리어가 Hole
지구에서 가장 많은 물질: 철
지표면에 가장 많은 물질: O>Si>Al>Fe>Ca>Na>K>Mg
가장 작은 원소는: 헬륨
가장 간단한 원소는: 수소
Soft Error Rate: 원소 사이에 중성자같이 작은 원소가 지나갈 때 나타나는 오류
칩 안에 있는 도체는 모두 (저항)이고, 전류는 (저항)을 통해서 흐른다.
전자의 흐름으로 전류가 발생되며, 전류의 방향은 전자가 흐르는 방향과 (반대)이다
실리콘에 N-type, P-type 불순물을 주입하는 이유: 도체로 만들기 위함
MOS는 (4개의 단자)로 만들어지며, NMOS는 Gate 전위가 높을 때 Turn on 된다.
반도체 칩(Die) 속에 가장 많은 물질은: 도체 (소자가 만들어지는 부분 아래로는 도핑된 반도체)
NMOS Tr. Channel의 저항(Rch)의 크기: P-well보다 크다 (~2000옴 이상)
(N-ch: 20000옴, P-ch: 70000옴)
저항을 크게 쓰는 이유: 누설 방지 위함
저항이 이렇게 큰데 어떻게 High Speed(~ps)로 동작하는지: R X C에서 C를 매우 적게 하여
High Speed를 구현
Si Bare Wafer 1장의 가격 : 대략 10만 원
Bare Wafer 두께: 755mm
Back Grinding 후 두께: 50mm
DRAM Cell의 크기는 SRAM Cell보다는 (작고), NAND Flash Cell보다는 (크다)
DRAM과 SRAM은 (Volatile Memory)이다.
DRAM의 뜻: Dynamic Random Access Memory
SRAM의 뜻: Static Random Access Memory

Diffusion

Diffusion 공정

물질이 매질을 통해 고농도에서 저농도로 움직이는 현상으로 반도체 제조 공정에서는 소자형성이 필요한 부분에
불순물을 주입시키는 과정에서 확산기술이 이용된다.

대표 공정

Oxidation (산화반응): O₂, H₂O를 웨이퍼의 실리콘과 반응시켜 웨이퍼 위 SiO₂ 막을 성장시키는 공정
CVD (화학 기상 증착): 반응 가스를 챔버 내에 공급하여 일정 온도 및 압력으로 웨이퍼 표면에 화학막 증착
Junction (불순물접합): Si 웨이퍼 내 불순물 주입 후 열공정에 의한 불순물의 Si 내 확산

Oxidation

실리콘을 산화시켜 산화물을 만든다.
- 1) Si + O₂ → SiO₂ : DRY (물을 사용하지 않아 Dry라고 표현)
- 2) Si + 2H₂O → SiO₂ + 2H2 : WET
일반적으로 열을 올림 (물에 적신다는 의미로 "Wet Oxidation"이라 함)

<O₂>
초기에 산소를 넣었을 때 대기 중 O₂의 농도는 100%나 웨이퍼는 0%이다.
그렇기 때문에 웨이퍼와 대기 중 농도차가 발생하여 Diffusion 현상이 발생함.
표면부터 확산되며 이 과정에서 높은 온도로 진행하여 천천히 내려오게 됨

<Si>
SiO₂의 농도는 대략 67% 하지만 실리콘의 농도는 0%이기 때문에 SiO₂ 막에서도 천천히 내려오게 됨.
온도와 산소 유량을 일정하게 유지시켜 준다면 웨이퍼의 두께가 얇아지면서 성장이 가능함.
웨이퍼표면의 실리콘농도는 표면 100% / 박막 33% / 대기 0%이므로 Si 역시 위로 확산함.
옥사이드 표면에 도달한 실리콘은 대기 중 O₂와 만나 반응하여 SiO₂를 형성함

신이 내려준 SiO₂ (Oxide)

주로 유리로 사용됨
많이 사용하는 이유: 전기적 특성이 몹시 우수함 (전기가 통하지 않음)
저유전물질과 고유전물질의 기준이 되는 물질 (High-K, Low-K의 중간선)
표면보호: 실리콘의 오염방지와 실리콘 표면의 오열물의 Out-diffusion 방지
확산 방지: 산화막 내 불순물의 확산속도가 느리기 때문에 불순물의 침투를 방지함
Gate 절연막: MOS Tr에서 채널 형성에 필요한 Gate 산화막
이온주입 시 Masking 역할
소자와 소자 사이의 절연 역할
SPT(Spacer Pattern Tech) or Double-SPT의 Partition Spacer 형성

일반적으로 반도체에서 증착할 때, 표면의 균일함이 가장 중요하지만 산화공정의 메커니즘 상 극복이 힘들다.
그래서, 이를 극복하기 위해 O₂대신 Oxygen Radical을 사용하기 시작했다.

Oxygen Radical은 전자가 원자핵 주변을 공전하며 회전하는 특성을 가지며, 홀 전자를 갖는 화학종이다.

Radical: 1개 이상의 홀 전자를 갖는 화학종
- 일반적으로 매우 불안정하므로 다른 원자와 쉽게 반응하게 된다.
- 이런 특성을 이용하여 반도체의 표면에 균일한 산화층을 형성하는 데 사용된다.
→ 서로 다른 Spin을 가진 저자 두 개가 쌍을 존재해야 안정하나 홀로 존재하여 일반적으로는 매우 불안정하고
반응성이 높다.

불안정성 때문에 완벽한 정사면체 구성을 추구하며, 실리콘-실리콘 사이의 결합을 끊어내고 자신이 그 자리를 차지하려는 성질을 가지고 있다. 실리콘웨이퍼와 같이 실리콘덩어리가 있을 때 이 사이를 기어들어가 SiO₂ 결합을 어떻게든 만들어내는 성질을 가진다.

이러한 Radical을 생성하는 방법은 두 가지가 있다.
1) LP-CVD 방법
- 온도를 높이고 수소와 산소를 동시에 넣어 산화-환원을 반복하는 과정에서 Radical이 생성
2) Plasma 방법
- 플라즈마를 이용하여 플라즈마에너지에 의해 분해되어 Oxygen Radical을 생성

이렇게 생성된 Radical은 (100) 면의 구조도 안쪽으로 침투하여 산화시키고, 이를 통해 SiO2 박막이 성장한다.
이를 통해 반도체 증착 과정에서의 표면 균일성 문제를 해결할 수 있다.

즉, Oxidation은 물이나 산소에 온도를 높여 박막을 입히는 것이다. 두꺼울수록 박막을 뚫고 확산하기 힘들어 성장속도가 느려진다.

실리콘과 산소의 반응으로 박막이 형성되기 때문에 단결정 방향에 따라 밀도가 다른데 이로 인해 생성되는
옥사이드가 달라지는 것인데 이를 해결하기 위해 Radical을 이용한 Radical Oxidation을 사용하기 시작함

Wet Dry와 달리 면방향과 무관하게 박막이 잘 형성되고, 두께도 일정하다. 그렇기 때문에 전기적 특성이 우수하고 신뢰성이 매우 높다.

Wet Oxidation과 Radical의 차이 예시

좌측 (Wet): 가장자리 부분의 박막두께가 일정하지 않음 → 전기적 특성이 떨어짐
우측 (Radical): 박막두께가 일정함 → 안정적이고 신뢰성이 높음
Radical을 사용하면 수명도 더 길다.

LPCVD

CVD (Chemical Vapor Deposition)

화상기상 증착법으로 가스를 주입하여 열/플라즈마를 통해 화학 결합 반응을 일으켜 표면 위 얇은 막을 형성함.

Vacuum

비어있다는 의미로 일정한 공간(챔버)이 주위 대기보다 적은 기체들을 함유하게 됨
대기보다 압력이 낮은 상태

	의미	장점	단점
APCVD	두꺼운 박막을 형성하기 좋은 방법이지만 수없이 많은 충돌을 일으켜 증착되는 박막의 균일성이 떨어짐	간단한 공정 빠른 증착 속도 저온 공정	Step Coverage 나쁨
PECVD	플라즈마를 사용하여 좀더 단단한 박막 형성 가능 (플라즈마는 고에너지를 가졌기 때문에 플라즈마를 사용한다는 것 자체로 외부와 충돌 가능성이 높아 박막 균일성이 좋지 않다.) ThinFilm에서는 두꺼운 옥사이드를 많이 사용하기 때문에 LP보다 PE를 많이 사용하는 편임.	뛰어난 순도 Step Coverage 좋음	고온 공정 느린 증착 속도
LPCVD	저압의 반응 용기 내에 단순한 열에너지에 의한 화학반응을 이용하여 박막을 증착함	저온 공정 빠른 Dep 속도 Step Coverage 좋음	화학적 Partical 오염 문제
ALD	원자층을 한 층씩 쌓아 증착하는 방법으로 기존 CVD에 비해 저온에서 공정구현이 가능해 불순물 생성이 크게 억제되며, 정확하고, 정밀한 박막의 두께 형성이 가능하다.	Step Coverage 매우 좋음 오염정도가 낮음	느린 증착 속도 높은 비용과 난이도

LPCVD의 특징

정확한 화학 조성가능
막의 두께 및 저항의 균일성 우수
막 형성과 동시에 도핑 가능
다른 CVD에 비해 스텝 커버리지 우수
하지만 생성 속도가 느리다.
→ (해결 방안) 많은 웨이퍼를 동시에 진행

산화와 증착의 차이점

산화 (Oxidation)

온도, 가스를 이용하여 박막을 성장시키는 개념

증착 (Deposition)

온도, 압력, 가스를 이용하여 핵이 생성되고 위쪽으로 새로운 Film을 쌓는 개념

LPCVD 생성 필름막에 따라 분류

대분류	소분류	화학식	온도
LPCVD	NITRIDE	3SiCl₂H₂ + 4NH₃ → Si₃N₄ + 6HCl + 6H₂ (DCS)	650~730℃
	TEOS	TEOS(Si(C₂H5O)₄ + 3O₂ → SiO₂ + 3CO₂ + 2C₂H₄ + 4H₂O	680℃
	POLY	SiH₄(+PH₃) → (P-Doped) Si + 2H₂	510~530℃
	HTO (High Temperature Oxide)	SiCl₂H₂ + 2N₂O → SiO₂ + 2N₂ + 2HCL (DCS)	780~830℃

SiO₂는 웬만한 산이나 염기에 녹지 않으나 불산에는 녹음.
그렇기에 불산과 반응하면 시간에 따라 옥사이드의 두께가 변화하는데 이것을 Etch Rate라 함.
Oxidation의 경우 peri 쪽과 cell 쪽의 deposition 되는 두께가 다르다.
- 조밀한 부분은 얇게
- 완만한 부분은 두껍게
Pattern 밀도의 차이 및 크기에 따라 박막 두께, 식각 등의 dep rate 및 etch rate가 달라지는 현상과
상부두께 대비 측면두께 or 상부두께 대비 하부두께의 균일성을 Step Coverage라고 함.
CVD는 공정조건에 따라 Step Coverage가 다르지만 가장 좋은 NITRIDE필름을 사용할 때
가장 좋은 Step Coverage를 가진다. 이때, 가장 좋은 방법은 LP-CVD와 같이 압력을 낮추는 방법이다.
하지만 생산성에 손해를 볼 수 도 있다.

ALD

ALD

원자층을 한 층씩 쌓아 증착하는 방법
CVD는 두 가스를 동시에 넣지만 ALD는 하나씩 쌓이기 때문에 훨씬 균일함
CVD는 핵이 형성되고 점점 성장하여 박막이 형성되는데 ALD는 하나씩 넣기 때문에 증착이 느림

ALD의 특징

장점	단점
(CVD에 비해) 1. 박막 재현성 우수 2. Step Coverage 우수 3. Thickness Range 우수	(LPCVD에 비해) 1. Throughtput이 더 낮음 2. Gas 소모 많음

ALD 생성 필름막에 따라 분류

대분류	소분류	화학식	온도
ALD	ZAZ	TMA((CH₃)3Al + O₃ → Al₂O₃ TEMAZ(Zr(N(CH₃)C₂H₅)₄ + O₃ → ZrO₂	250~300℃
	MT_NITRIDE	3SiCl₂H₂ + 4NH₃ → Si₃N₄ + 6HCl + 6H₂ (DCS)	550~630℃
	ULTO	BDEAS + O₂ → SiO₂ + 6H₂ HCD(Si₂Cl₆) + 6H₂O + Pyridine(6C₅H₅N) → SiO₂ + 6C₅H₅N:HCl	50~100℃

TMA (알루미늄 포함) + 오존
TEMAZ (지르코늄 포함 엄청 비쌈) + 오존
MT_NIT (미들템_나이트라이드) CVD랑 같은 가스를 사용하지만 ALD이기 때문에 하나씩 넣어줌
ULTO(울트라로우템옥사이드) 100도 이하 온도 매우 낮음

ULTO 도입한 이유

노광 장비 한계를 개선하기 위해 만들었음.
포토는 빛의 파장에 따라 달라지기 때문에 회로 최소 선폭이 정해져 있음
한 팹에 ASML 장비 여러 개 들어가서 수 조원 들어갈 수 있음 (1대당 수 천억)
그래서 SPT기술을 도입함
SPT기술은 저급의 노광장치로도 매우 적은 선폭을 구현할 수 있는 기술임

Annealing

열처리 (Annealing) 장비

Single Type (RTA): 한 번에 하나의 웨이퍼를 공정하는 진공 챔버 기반
- 특징: 짧은 시간 열처리
- 목적: 불순물의 활성화 / 불순물의 짧은 확산
Batch Type (Furnace): 한 번에 수 백장의 웨이퍼를 공정하는 고온 열처리 확산 장비
- 특징: 긴 시간 열처리
- 목적: 박막의 물성 향상 / 불순물의 긴 확산
장점
- 1) 데미지 회복
- 2) 전기적 활성화

	Single	Batch
구조
장점	증착 균일성 유리 낮은 에너지 소모	생산성 유리 Fab 공간 활용 유리 장비 가격 유리 유지 보수 유리
단점	생산성 불리 장비 사이즈가 커서 Fab 공간 활용 불리 장비 가격 비쌈	증착 균일성 불리 오염에 취약 열 제어 어려움

앞으로의 과제

과거	현재&미래
Batch Type의 장비 구조 - 한 번에 여러 장의 웨이퍼를 동시에 공정 진행 - 웨이퍼 전/후면 모두 증착막 생성 가능	Chamber 장비화 - 웨이퍼간 산포 개선 - 웨이퍼 전면 모두 증창막 생성 가능
Annealing 공정: 고온 - 100~1000℃의 저/고온 열처리 가능 - 증착막 생성 온도가 높음	Low Thermal & ALD: 저온 - NITRIDE: LPCVD(약 700℃) → ALD NIT (약 550℃) - OXIDE: TEOS(680℃), HTO(830℃) → ULTO (50~100℃) - POLY: Crystal(680℃ ↑) → SiGe POLU (400~450℃) AmorPhous(510~570℃) → Boron POLY(300℃)
Pyro 장비 - Wet → Dry Oxidation - Anneal을 통한 열처리	Radical Oxidation - 수소, 산소 반응을 통한 Film 신뢰성 개선 - Batch 장비 → Chamber 장비 (ISSG) ALD(HQ QX: High Quality Oxide)

이렇게 청년 하이파이브 서포터즈 2기 두 번째 미션인 강의 노트를 작성해 보았습니다.

BASIC 분반임에도 불구하고 살짝 어렵게 느껴져 자괴감도 오긴 했지만

모든 교육생의 공통미션인 미션 5와 서포터즈 미션 2가 동일 주제여서 여러 번 복습할 수 있었던

좋은 기회였던 것 같습니다.

어렵게만 느껴졌던 반도체 내용도 여러 번 복습하여 조금이나마 제 것으로 만들 수 있었고

앞으로도 제게 큰 도움이 될 것 같습니다.

우선 현재 우리나라 반도체 산업의 중심인 메모리 반도체에 대해 부족한 부분이 있다 생각하였기에

DRAM과 NAND 중심으로 강의 노트를 요약해 보았으며

제가 앞으로 입사할 회사가 Diffusion 장비 회사기 때문에 Diffusion 공정 수업을 요약하여 강의노트로 작성해 보았습니다.

몇 달 전만 해도 이렇게 졸업하고 취업준비 어떡하지..라는 막연한 생각뿐이었는데

SK 청년 Hy-Five를 통해 정말 좋은 기회를 얻은 것 같습니다.

제 게시글을 통해 많은 대학생, 취업준비생에게 도움이 되었으면 좋겠고 모두 몇 달 후 진행될

청년 하이파이브 11기에 지원하여 좋은 기회를 자신의 것으로 만드시면 좋을 것 같습니다.

앞으로 남은 미션도 최선을 다해 작성하겠습니다.

많은 관심 부탁드립니다.

본 게시물은 청년 Hy-Five 서포터즈 2기 활동의 일환으로 작성되었습니다.

나의 커리어패스

저작자표시 비영리 변경금지

'SK 하이파이브 10기' 카테고리의 다른 글

SK하이닉스 청년 하이파이브 (Hy-Five) 10기 최종 후기 (9)	2024.03.10
[청년 Hy-Five 서포터즈 2기] 미션3 : 리마인드 Me (0)	2024.03.03
[청년 Hy-Five 서포터즈 2기] 미션1 : 문서작성 후기 작성하기 (파워포인트와 엑셀 꿀팁) (0)	2024.02.15
SK 청년 하이파이브 10기 합격 후기 (면접 준비 + 앞으로의 포부) (9)	2024.02.02

나의 일상

[청년 Hy-Five 서포터즈 2기] 미션2 : 강의 노트 작성하기

목차

'SK 하이파이브 10기' 카테고리의 다른 글

티스토리툴바

	설계	전공정	후공정	판매
IDM	O	O	O	O
팹리스	O			O
파운드리		O	O
OSAT			O

[청년 Hy-Five 서포터즈 2기] 미션2 : 강의 노트 작성하기

목차

'SK 하이파이브 10기' 카테고리의 다른 글

관련글

티스토리툴바